CLIPPEDIMAGE= JP359205751A

PAT-NO: JP359205751A

DOCUMENT-IDENTIFIER: JP 59205751 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE-

PUBN-DATE: November 21, 1984

INVENTOR-INFORMATION:

NAME

• • ,

MIYAZAKI, YUKIO

ASSIGNEE-INFORMATION:

NAME COUNTRY MITSUBISHI ELECTRIC CORP N/A

APPL-NO: JP58081920

APPL-DATE: May 9, 1983

INT-CL (IPC): H01L027/08;H01L029/78

US-CL-CURRENT: 257/371

ABSTRACT:

PURPOSE: To obtain a C-MOS.IC having high latch-up resistance by a method wherein an n<SP>+</SP> type buried layer is formed partially to the surface layer section of an n<SP>--</SP> type Si substrate, an n<SP>--</SP> type layer is grown on the whole surface containing the buried layer in an epitaxial manner, the epitaxial layer on the buried layer is used as one transistor forming region, a p<SP>--</SP> type layer is shaped to the epitaxial layer, which does not contain the buried layer, and the p<SP>--</SP> type layer is used as the other transistor forming region.

CONSTITUTION: An n<SP>+</SP> type buried layer 113 is diffused and formed to

the surface layer section of an n<SP>--</SP> type Si substrate 105, and an

n<SP>-</SP> type layer 105a is grown on the whole surface containing the buried

layer 113 in an epitaxial manner. A p-n-p transistor 2 is shaped into the

layer 105a positioned on the layer 113, a p<SP>-</SP> type region 106 is

diffused and formed into the layer 105a, which does not contain the buried

layer 113, and an n-p-n transistor 3 is formed in the region 106. Accordingly,

base concentration in the two transistors can be elevated, the number of

recombination of carriers in bases augments, a current amplification factor

lowers, and latch-up resistance increases.

COPYRIGHT: (C) 1984, JPO& Japio

(9 日本国特許庁 (JP)

⑩特許出願公開

⑩公開特許公報(A)

昭59—205751

⑤Int. Cl.³H 01 L 27/08 29/78 識別記号

庁内整理番号 6655--5F 7377--5F **公**公開 昭和59年(1984)11月21日

発明の数 1 審査請求 未請求

(全 6 頁)

69半導体集積回路装置

20特

面 昭58-81920

20出

願 昭58(1983)5月9日

@発 明 者

宮崎行雄

伊丹市瑞原 4 丁目 1 番地三菱電

機株式会社北伊丹製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

個代 理 人 弁理士 大岩増雄

外2名

明 細 檀

1. 発明の名称

半導体集積回路装置

2. 特許請求の範囲

第1導電形の半導体基板に第2導電形のアイランド層を設け、これらに第2導電形MOSトランジスタとを形成させ、各トランジスタを直列に接続して構成する相補形MOS集積回路において、前記第電形の半導電形の半導電形の埋込み層を部分的に形成させ、またこれらの上に埋込み層を部分的に形成させ、すっとのエピターを成長させ、さらに前記埋込み層上のエピターシャル層に、前記第2導電形MOSトランド系を設けるための第1導電形のアイランド層を形成し、かつ埋込み層に接しないようにしてエピタキシャル層に、前記第1導電形MOSトランスタを設けるための第2導電形のアイランド層を形成したとを特徴とする半導体集積回路装置。

3. 発明の詳細な説明

(発明の技術分野)

この発明は半導体集積回路装置,特に相補形M OS 集積回路装置(以下 CMOS ICと称す)の改良 に関するものである。

〔従来技術〕

CMOS ICは消費電力が少なく、また動作電源電 圧範囲が広いなどの利点を有していることから、 近年急激に広く利用されるようになつている。しかし一方,この CMOS IC は同一基板にPチャネル MOSトランジスタ(以下p・MOSTと称す)と n チャネル MOSトランジスタ(以下n・MOSTと称 す)とが形成されるために、これらを構成する p 形拡散層とn形拡散層との間で寄生バイポーラト ランジスタが形成され、こゝにいわゆるラッチア ップと呼ばれる CMOS IC 独特の現象を生じ、こ の現象により素子の破壊が発生して、これが CMO 8 IC の最大の欠点とされている。

第1図はCMOS回路の最小単位を示す回路図である。(A)はp・MOSTで、(101)はそのソース、(102)はそのドレイン、また(B)はn・MOSTで、

(103) はそのソース、(104) はそのドレインであり、p・MOST(A) のソース (101) は電源端子 VDD に、n・MOST(B)のソース (103) は電源端子 VSS にそれぞれ接続され、両 MOST(A),(B) のゲートは共通に入力端子 INに接続され、p・MOST(A)のドレイン (102) とn・MOST(B)のドレイン (104) とは共通に出力端子 OUT に接続されている。

また第2図は的配第1図回路を実際に構成した 従来のCMO8 IC の構造を示す断面図である。 この第2図にかいて、(105)はn⁻形半導体基板、 (106)はn·MOST(B)を形成するp⁻形アイランド、 (107)は絶録層、(108)は金属電極、(109)は電 減増子 Vcc のためのp⁺形コンタクト層、(110) は電減増子 VDD のためのn⁺形コンタクト層を示 し、またp・MOST(A)はn⁻形半導体基板(105)の 主面上に形成されたソース(101)となるp⁺ 拡散 層と、ドレイン(102)となるp⁺ 拡散層と、ソース(101), ドレイン(102)間に絶録層(107)を介 して形成された金属電極(108)によるゲート電極 とにより構成され、n·MOST(B)はp⁻形アイラン ド (106)上に形成されたソース (103)となる n⁺ 拡 散層と、ドレイン (104)となる n⁺ 拡散層と、ソー ス (103)。ドレイン (104)間に絶縁層 (107)を介 して形成された金属電極 (108)によるゲート電極 とにより構成されている。

こゝでこの第2図構成のCMOS ICにあつては、さきにも述べたようにラッチアップに関係するパイポーラトランジスタ,および抵抗が、同図に破 線で示したように寄生する。すなわち,(1)は p・MOST (A)の p⁺形ソース領域(101)と、 n⁻形半導体基板(105)と、 p⁻形アイランド(106)との間に形成されるPNPトランジスタ、(2)は p・MOST (A)の p⁺形ドレイン領域(102)と、 n⁻形半導体基板(105)と、 p⁻形アイランド(106)との間に形成されるPNPトランジスタ、(3)は n・MOST(B)の n⁺形ソース領域(103)と、 p⁻形アイランド(106)と n⁻形半導体基板(105)との間に形成されるNPNトランジスタ、(4)は n・MOST(B)の n⁺形ドレイン領域(104)と、 p⁻形アイランド(106)と、 n⁻形半導体基板(105)との間に形成されるNPNトランジスタ、(4)は n・MOST(B)の n⁺形ドレイン領域(104)と、 p⁻形アイランド(106)と、 n⁻形半導体基板(105)との間に形成されるNPNトランジ

スタであり、また(5)は n - 形半導体基板 (105) 内 の電源端子 VDDに至るまでの抵抗、(6)は p・MOST (A)の p + 形ソース領域 (101) 内の抵抗、(7)は p - 形 アイランド (106) 内の電源端子 V88に至るまでの抵抗、(8)は n・MOST (B)の n + 形ソース領域 (103) 内の抵抗である。そして第 3 図には第 2 図に破線で示した寄生素子による寄生回路の回路図を示してある。

次にとれらの第2図および第3図によりラッチアップ現象時の動作について述べる。いま、出力端子OUTに負のサージ電圧が印加されると、p⁻⁻形アイランド(106)とn・MOST(B)のn⁺形ドレイン(104)との間に順方向電流が流れ、これによつてNPNトランジスタ(4)が導通状態になり、n⁻⁻形半導体基板(105)からn・MOST(B)のn⁺形ドレイン(104)に向けて、NPNトランジスタ(4)の増幅率 hpe4で増幅された電流が流れ、この電流は電源端子 VDDから抵抗(5)を介して供給される。そとでこの電流により PNPトランジスタ(1)のベース・エミッタ間が順バイアスされて、PNPトランジスタ(1)

が導通し、電流は電源端子 VDDから抵抗(6), PNPトランジスタ(1), かよび抵抗(7)を通して電源端子 V88へ流れる。そしてこれによりさらに NPNトランジスタ(3)が順パイアスされて、 PNPトランジスタ(1)のペース電流を引くので、さきの出力端子 O UT へのサージ入力がなくなつても、 PNPトランジスタ(1)と NPNトランジスタ(3)とによるサイリスタ 構成のために、電源端子 VDD ー V88間に大きな電流が流れ続け、結局,案子を破壊にいたらしめるのである。

また同様にして、出力増子 OUTに正のサージ電圧が印加されると、p・MOST (A)のp *形ドレイン (102)と n * 形半導体基板 (105)との間に 順方向電流が流れ、これによつて PNPトランジスタ(2)が 導通状態になり、p *形アイランド (106)から p・MOST (A)の p * 形ドレイン (102)に向けて、 PNPトランジスタ(2)の増幅率 hpr2 で増幅された電流が抵抗(7)を介して電源端子 Vssへ流れる。そこでこの電流により NPNトランジスタ(3)のベース・エミッタ間が順パイアスされて、NPNトランジスタ(3)

が導通し、電流は電源端子 VDDから抵抗(5), NPNトランジスタ(3), かよび抵抗(8)を通して電源端子 VBBへ流れる。そしてとれによりさらに PNPトランジスタ(1)が順パイアスされて、 NPNトランジスタ(3)のベース電流を供給するので、さきの出力端子 OUTへのサージ入力がなくなつても、 PNPトランジスタ(3)とによるサイリスタ構成のために、電源端子 VDD ー VBB 間に大きな電流が流れ続け、としても結局, 素子を破壊にいたらしめるのであり、このように CMOS IC ではその構造上、寄生パイポーラトランジスタを避けることができず、ラッチアップ現象が大きな問題であつた。

また最近に至つては、第4図のように、高濃度 n⁺ 形半導体基板 (111) 上に、 n⁻ 形層 (105) をエピタキシャル成長させ、この n⁻ 形層 (105) に P⁻ 形アイランド (106) を形成させる構造にすることで、前配ラッチアップ現象を防止する手段が試みられている。これは半導体基板の濃度を大きくすることによつて、寄生パイポーラの PNP トランジ

スタ(1),(2)のペース機度を上げ、ペース中でキャリアをできるだけ多く再結合させることにより、PNPトランジスタ(1),(2)の増幅率 hpg1,hpg2 を低くし、ラッチアップ耐量が大きくなる効果をねらつたものである。

しかしこの第4図構成では、PNPトランジスタ
(1),(2)の増幅率 hpg1,hpg2を低くして、ラッチア
ップ耐量を大きくすることはできるが、高濃度 n⁺
形半導体基板 (111)上に濃度の薄い n⁻形拡散層
(105)を形成しているために、高濃度の n⁺が浮き上がつて p⁻のアイランド(106)にぶつかり、アイランドと高濃度 n ⁺形半導体基板間の耐圧が低下し、また寄生 PNPトランジスタ(1),(2)の増幅率 hpg1,hpg2 は低下するもの 3、NPNトランジスタ
(3),(4)は高濃度の n⁺ が浮き上がるためにペース長が短かくなつて、その増幅率 hpg2,hpg4 が逆に増加してしまりといり問題を生ずる。

さらに高濃度の n ⁺ が浮き上がつてもアイランド (106) にぶつからない程度の厚さに n ⁻ 形層 (105) をエピタキシヤル成長させると、今度は PNPトラ

ンジスタ(1),(2)において、電流が p⁺形ソース(101), p⁺形ドレイン(102) → n⁻形層(105) → p⁻形アイランド(106)を通る経路と、 p⁺形ソース(101), p⁺形ドレイン(102) → n⁺形半導体基板(111) → p⁻形アイランド(106)を通る経路とのうち、前者経路を通る割合いが多くなつて、その分だけ PNPトランジスタ(1),(2)の増幅率 hpm1,hpm2 が増加してしまうなどの不都合を有するものであつた。

〔発明の概要〕

この発明は従来のこのような欠点に鑑み、CMO 8 ICにおいて、半導体基板上にこの基板と同一 導電形でかつ高濃度の埋込み層を部分的に形成成 た上で、基板と同一導電形で埋込み層よりも低濃 度のエピタキシャル層を成長させ、埋込み層上の エピタキシャル層に基板と同一導電形の第1のす イランド層を、また埋込み層に接しないように 板と逆導電形の第2のアイランド層をそれぞれに 数け、基板と第2のアイランド層間の耐圧を低 数け、基板と第2のアイランド層間の耐圧を低 させずに、寄生ペイポーラトランジアの増幅率 を低下させることで、ラッチアップ耐量を大きく するようにしたものである。

〔発明の実施例〕

以下、との発明装置の一実施例につき、第5図 を参照して詳細に説明する。

第5 図実施例において前配第2 図および第3 図 従来例と同一符号は同一または相当部分を示して おり、との実施例では前配 p * 形 ア イランド (106) に接しないようにして、これ以上の真下に n * 形拡 数層からなる埋込み層 (113) を形成させた上で、 この埋込み層 (113) 上に n * 形 ア イランド (112) を 形成させたものである。

とゝでとれらの埋込み層 (113) , n *形 アイランド (112) は、まず n * 形半導体基板 (105)の主面上の所定位置に、埋込み層 (113) となる高濃度 n *形 拡散層を形成し、ついでその上に埋込み層 (113) よりも低濃度の n * 形層 (105a) をエピタキシャル成長させ、その後 , n * 形アイランド (112)を p * 形 アイランド (106) と同様に形成させればよく、この実施例では n * 形アイランド (112)を埋込み層 (113)に接触させているが、必ずしも接触させる必

要はない。

続いてとのように構成される第 5 図実施例の C MOS ICにあつて、特に改良点である \mathbf{n}^+ 形拡 散層による埋込み層 (113) を中心に述べる。

さきに従来例で述べたように、出力端子OUTに正のサージ電圧が印加されたときに、PNPトランシスタ(2)のコレクタに流れる電流が大きい。すなわちPNPトランジスタ(3)のベース電流が大きくなつて、ラッチアップ状態に突入するのであるが、この実施例でのように、n+形拡散層からなる趣込み層(113)をp-形アイランド(106)に接しないように設けると、PNPトランジス(1),(2)のベース濃度が増すために、ベース中でのキャリアの再結合する数が増加して、この増加分に対応して流れる電流が少なくなつて増幅率が低下し、ラッチアップ耐量が大きくなる。

そして n - 形 アイランド (112)の濃度は、エピタキシャル成長された n - 形層 (105a)の濃度より高くなるために抵抗が低くなり、 PNPトランジスタ

設け、また基板と同一導電形で埋込み層よりも濃度の低いエピタキシャル層を成長させ、埋込み層上のエピタキシャル層に基板と同一導電形の第1のアイランド層を、また埋込み層に接しないように基板と逆導電形の第2のアイランド間の耐圧を低れて設けたから、基板とアイランド間の耐圧を低下させずに、ラッチアップ現象の原因となる寄生パイポーラトランジスタの増福率を低下し得て、ラッチアップ耐量を向上できる特長がある。

4. 図面の簡単を説明

第1図は相補形MOS回路の最小単位を示す回路 図、第2図は第1図回路を実際に構成させた従来 例による相補形MOS集積回路装置の構造を寄生素 子と共に示す断面図、第3図は同上寄生素子によ る寄生回路を示す回路図、第4図はラッチアップ 防止のために改良された従来例装置の構造を寄生 素子と共に示す断面図、第5図はこの発明に係る 相補形MOS集積回路装置の一実施例構造を寄生業 子と共に示す断面図である。

(A)・・・・pチャネルMOSトランジスタ(p・

(2)のエミッタからベースに注入されるキャリアが、高濃度の組込み層 (113) で再結合し易くなり、またとの高濃度の埋込み層 (113) の n⁺が浮き上つても、との実施例の場合,埋込み層 (113) を p⁻形アイランド (106) の真下以外の領域に設けているから、とれが p⁻形アイランド (106) にぶつからず、この p⁻形アイランド (106) と基板 (105) 間の耐圧は低下せず、かつ NPNトランジスタ(3), (4)のベース長も変化しないために、その増幅率が増加するととはないのである。


をお前配実施例はn⁻形半導体基板に形成される CMOS ICにn⁺形拡散層による埋込み層を設け た場合であるが、逆の場合,つまりp⁻形半導体 基板に形成される CMOS ICにp⁺ 形拡散層によ る埋込み層を設けた場合も同様の作用,効果が得 られるものである。

〔発明の効果〕

以上觧述したようにとの発明によれば、相補形 MOS集積回路において、半導体基板上に基板と同 一導電形でかつ濃度の高い埋込み層を部分的に設

MOST)、(101)・・・・p⁺形ソース、(102)・
・・・p⁺形ドレイン、(B)・・・・n チャネルM
OSトランジスタ(n・MOST)、(103)・・・n⁺
形ソース、(104)・・・・n⁺ 形ドレイン、(105)
・・・・n⁻ 形半導体基板、(106)・・・・p⁻
形ナイランド、(112)・・・・n⁻形工イランド、(113)・・・・n⁺ 形拡散層による埋込み層。

代理人 大岩增雄



第5日 Voo IN OUT Vss 107 108 107 108 107 108 107 108 107 108 107 108 107 108 107 108 107 108 107 109 109 109 106 n 105 105

手 統 補 正 (自発)

昭和58年11月5日

特許庁長官殿

1. 事件の表示

特顧昭58-81920**号**

2. 発明の名称

半導体集積回路裝置

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号 名 称 (601)三菱電機株式会社 代表者 片 山 仁 八 郎

4.代 理 人

住 所

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

氏 名 (7375)弁理士 大 岩 增 雄

(网络先 03(213)342175开西)

5. 補正の対象

明細書の発明の詳細な説明の欄

6. 補正の内容

(1) 明細書第3頁第13行の Vcc Jを「Vss」と補 5811.7

正する。

(2) 同書第6頁第15~16行の「p 形 アイラ ンド~に向けて」を「p・MOST A)のp[†]形ドレ イン(102) からp^{*}形アイランド(106) に向けて」 と補正する。

(3) 阿鲁第10頁第8行の「とれ以上」を「とれ 以外」と補正する。

以上